台积电正式宣布晶圆堆叠技术，7nm量产5nm风险试产中

IT之家5月4日消息 台积电（TSMC）已经很快成为了家喻户晓的芯片制造业务品牌，也是很多芯片产品商首选的代工方。近期台积电表示在推动和研究、投资更精细、更高效的工艺制程。当Chipzilla还在为10nm工艺头疼不已的时候，台积电已经量产了7nm工艺，预计今年有50个产品tape-out（下线）。

IT之家报道，在Santa Clara举行的第24届年度技术研讨会上，台积电宣布推出晶圆堆叠（Wafer-on-Wafer，简称WoW）技术，这将为GPU性能带来福音，类似于通过垂直堆叠改善DRAM制造和性能。顾名思义，该技术使用硅通孔（TSV）互连将多层逻辑堆叠在一起。由于晶圆上的侧面空间有限，WoW技术可以允许使用高速、低延迟互连将较高面密度的芯片塞入相同的空间量。

工艺成熟度在确定产量方面发挥着重要作用，目前WoW技术的成品率还很低。因此，在过渡到较小的工艺制程之前，台积电预计将在基于更成熟的16nm或10nm工艺部件上进行初步推广。然而，随着技术的成熟和产量的提高，GPU制造商可以将两个功能齐全的GPU堆叠在一起，而不是使用两个独立芯片进行双GPU设置，从而节省成本，推出更小、更节能的显卡。

在会议上，台积电还宣布了一款采用远紫外（EUV）光刻技术的新7nm +制程，会在2019年上半年推行，并且也有望开始5nm制程的“风险生产”，时间同样在2019年上半年试验。

IT之家报道，早在2018年1月份，台积电就开始在台湾建设一座全新的5nm晶圆厂，预计将于2020年开始批量生产。2018年下半年我们可以期待下一代的7nm移动SoC、CPU和GPU，特别是下一代的7nm移动SoC，以及它们在性能和功率效率方面的带来优势。

广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。