英特尔 3D 封装技术密度再提升 10 倍，目标 2030 年打造出万亿晶体管芯片
IT之家 12 月 5 日消息，在近日的 IEDM 2022（2022 IEEE 国际电子器件会议）上，英特尔发布了多项突破性研究成果，以在未来十年内持续推进摩尔定律，最终实现在单个封装中集成一万亿个晶体管。
据介绍，英特尔的研究人员展示了以下研究成果：3D 封装技术的新进展，可将密度再提升 10 倍；超越 RibbonFET，用于 2D 晶体管微缩的新材料，包括仅三个原子厚的超薄材料；能效和存储的新可能，以实现更高性能的计算；量子计算的新进展。
英特尔通过下一代 3D 封装技术实现准单片芯片：
与 IEDM 2021 上公布的成果相比，英特尔在 IEDM 2022 上展示的最新混合键合研究将功率密度和性能又提升了 10 倍。
通过混合键合技术将互连间距继续微缩到 3 微米，英特尔实现了与单片式系统级芯片（system-on-chip）连接相似的互连密度和带宽。
英特尔探索通过超薄“2D”材料，在单个芯片上集成更多晶体管：
英特尔展示了一种全环绕栅极堆叠式纳米片结构，使用了厚度仅三个原子的 2D 通道材料，同时在室温下实现了近似理想的低漏电流双栅极结构晶体管开关。这是堆叠 GAA 晶体管和超越硅材料的固有限制所需的两项关键性突破。
研究人员还展示了对 2D 电接触材料的拓扑结构的首次全面分析，有望为打造高性能、可扩展的晶体管通道进一步铺平道路。
为了实现更高性能的计算，英特尔带来了能效和存储的新可能：
通过开发可垂直放置在晶体管上方的存储器，英特尔重新定义了微缩技术，从而更有效地利用芯片面积。英特尔在业内率先展示了性能可媲美传统铁电沟槽电容器（ferroelectric trench capacitors）的堆叠型铁电电容器（stacked ferroelectric capacitors），可用于在逻辑芯片上构建铁电存储器（FeRAM）。
业界首创的器件级模型，可定位铁电氧化器件（ferroelectric hafnia devices）的混合相位和缺陷，标志着英特尔在支持行业工具以开发新型存储器和铁电晶体管方面取得了重大进展。
英特尔正在为打造 300 毫米硅基氮化镓晶圆（GaN-on-silicon wafers）开辟一条可行的路径，实现了比行业标准高 20 倍的增益，并在高性能供电指标上打破了行业纪录。
英特尔正在超高能效技术上取得突破，特别是在断电情况下也能保留数据的晶体管。对于三个阻碍该技术在室温下完全实现并投入使用的障碍，英特尔的研究人员已经解决其中两个。
英特尔制造用于量子计算的性能更强的量子位：
英特尔的研究人员加深了对各种界面缺陷（interface defects） 的认识，这些缺陷可能会成为影响量子数据的环境干扰（environmental disturbances），从而找到了储存量子信息的更好方法。
IT之家了解到，为纪念晶体管诞生 75 周年，英特尔执行副总裁兼技术开发总经理 Ann Kelleher 博士将于 IEDM 2022 主持一场全体会议。届时，Kelleher 将概述半导体行业持续创新的路径，即围绕系统级战略联合整个生态系统，以满足世界日益增长的计算需求并以更有效的方式实现创新，从而以摩尔定律的步伐不断前进。此次会议将于太平洋标准时间 12 月 5 日周一上午 9 点 45 分（北京时间 12 月 6 日周二凌晨 1 点 45 分）开始，主题为“庆祝晶体管诞生 75 周年！摩尔定律创新的演进”。
广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。
