英特尔展示新堆叠式 CFET 晶体管架构，采用下一代 GAA 技术设计

IT之家 5 月 23 日消息，据 ITF World 2023 会议上的报告，英特尔技术开发总经理 Ann Kelleher 介绍了英特尔在关键领域的最新进展。其中之一便是介绍英特尔未来将采用的堆叠式 CFET 晶体管架构。这是英特尔首次向公众介绍这种新型晶体管设计，英特尔在会上概述了其晶体管技术的大概发展路径，即按照“Planar FET 平面场效应管”、“FinFET 鳍式场效应管（当前主流）”、“RibbonFET 全环绕栅极场效应管”、“CFET 堆叠式场效应管”顺序演进发展，但没有提及具体的量产日期或时间表。

英特尔的 GAA 设计堆叠式 CFET 晶体管架构是在 imec 的帮助下开发的，设计旨在增加晶体管密度，通过将 n 和 p 两种 MOS 器件相互堆叠在一起，并允许堆叠 8 个纳米片（RibbonFET 使用的 4 个纳米片的两倍）来实现更高的密度。目前，英特尔正在研究两种类型的 CFET，包括单片式和顺序式，但尚未确定最终采用哪一种，或者是否还会有其他类型的设计出现，未来应该会有更多细节信息公布。

此前在 2021 年的“英特尔加速创新：制程工艺和封装技术线上发布会”上，英特尔已经确认了 RibbonFET 将成历史，在其 20A 工艺上，将引入采用 Gate All Around（GAA）设计的 RibbonFET 晶体管架构，以取代自 2011 年推出的 FinFET 晶体管架构。新技术将加快了晶体管开关速度，同时实现与多鳍结构相同的驱动电流，但占用的空间更小。

值得注意的是，英特尔的路线图及其 CFET 架构并不是独立提出的，而是与 IMEC 机构长期合作的结果。IT之家注：IMEC 全称为“Interuniversity Microelectronics Centre”微电子研究中心，是与台积电、ASML 齐名的芯片行业重要机构，这家机构联合了例如英特尔、台积电、三星与 ASML、应用材料、Cadence 和 Synopsys 此类的半导体设计软件（EDA）公司，致力于进行未来半导体技术的研究。

广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。