英特尔 Clearwater Forest 至强处理器结构确认：至多 17 小芯片，沿用上代 I / O 部分
IT之家 2 月 26 日消息，据外媒 IEEE Spectrum 报道，英特尔在 IFS Direct Connect 活动前的一次采访中确认了 Clearwater Forest 至强处理器的结构。该处理器将由至多 17 个小芯片组成。
根据以往报道，英特尔 Clearwater Forest 将是第二代能效核至强处理器，作为首代产品 Sierra Forest 的继任者于 2025 年推出。此外参考消息人士 @SquashBionic（Bionic_Squash）的爆料，Clearwater Forest 仍将维持最大 288 核设计。
IT之家整理 IEEE Spectrum 文章中的信息如下：
计算芯片：最多 12 个，基于英特尔 18A 制程，包含能效核处理器核心；
基础芯片：最多 3 个，基于英特尔 3 制程，包含主缓存、稳压电路和内部网络；
I / O 芯片：最多 2 个，基于英特尔 7 制程，与 Sierra Forest、Granite Rapids 两款处理器上所用的 I / O 芯片基本相同。
参考英特尔提供的图示，每个基础芯片上将搭载 4 个计算芯片，双方之间采用 Foveros Direct 3D 连接。
英特尔数据中心技术和寻路总监埃里克・费策（Eric Fetzer）表示，整个芯片中的非逻辑部分并不能明显受益于制程改进：CPU 的 SRAM 缓存部分使用先进制程的收益低于逻辑，而高速 I / O 部分的收益更低。再加之大型芯片的良率问题，英特尔在 Clearwater Forest 上选择了将 SRAM 和高速 I / O 同逻辑部分分离的设计。
费策还称，Foveros Direct 3D 的跨芯片数据传输能耗为 0.05*10-12 焦耳每比特，这与芯片内部的能耗相同。
关于 Clearwater Forest 计算芯片中采用的 18A 制程，费策认为其采用的 RibbonFET 晶体管将带来相较现有 FinFET 更大的灵活性：晶体管中提升性能与提升电流密切相关，而 FinFET 中的电流必须通过鳍片数量的变化调整，不像 RibbonFET 可透过改变晶体管的宽度按需连续调整。
广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。
