联发科进军共封装光学领域，联手 Ranovus 推出 3nm ASIC 设计平台

IT之家 3 月 21 日消息，联发科昨日宣布携手光通信厂商 Ranovus 推出新一代共封装光学（CPO）ASIC 设计平台，提供异质整合高速电子与光学型号的 I / O 解决方案。

相较于电信号，光信号在传输距离和能耗方面都具有先天优势，因此共封装光学 CPO 是未来高速互联技术的热门研究方向。

联发科表示，该平台包含 112Gbps 长距离 SerDes（IT之家注：串行器-解串器）和来自 Ranovus 公司的 Odin 光学引擎，相较已有方案可进一步缩短 PCB 面积、降低成本、提升带宽密度，还可降低一半的系统功耗。

该 CPO ASIC 平台利用可拆卸插槽配置 8 组 800Gbps 电信号链路及 8 组 800Gbps 光信号链路，在具有便利性的同时，也可提供更高的弹性，可依客户需求灵活调整配置。

联发科表示这一平台基于 3nm 制程，涵盖从设计到生产过程所需的完整解决方案，包含 UCIe 等裸晶对裸晶接口、InFO 等封装技术、PCIe 与 HBM 等高速传输接口，以及热力学和机械整合设计，可满足客户最严苛的需求。

联发科技公司资深副总经理游人杰表示：“生成式 AI 的崛起，不仅带动了内存带宽和容量提升的需求，对传输介面的密度和速度的需求也急遽增加。掌握最新的光电界面整合技术，让联发科技能为资料中心（数据中心）提供最先进、最有弹性的客制化芯片解决方案。”

广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。