英特尔展示多项突破：减成法钌互连技术最高可将线间电容降低 25%

IT之家 12 月 8 日消息，据英特尔官方消息，在 IEDM 2024（2024 年 IEEE 国际电子器件会议）上，英特尔代工展示了多项技术突破。

在新材料方面，减成法钌互连技术（Subtractive Ruthenium）最高可将线间电容降低 25%，有助于改善芯片内互连。

英特尔代工还率先汇报了一种用于先进封装的异构集成解决方案选择性层转移（Selective Layer Transfer、SLT），能够将吞吐量提升高达 100 倍，实现超快速的芯片间封装（chip-to-chip assembly）。

为了进一步推动全环绕栅极（GAA）的微缩，英特尔代工展示了硅基 RibbionFET CMOS （互补金属氧化物半导体）技术，以及用于微缩的 2D 场效应晶体管（2D FETs）的栅氧化层（gate oxide）模块，以提高设备性能。

IT之家获悉，在 IEDM 2024 上，英特尔代工还分享了对先进封装和晶体管微缩技术未来发展的愿景，以满足包括 AI 在内的各类应用需求，英特尔称以下三个关键点将有助于 AI 在未来十年朝着能效更高的方向发展：

• 先进内存集成（memory integration），以消除容量、带宽和延迟的瓶颈

• 用于优化互连带宽的混合键合

• 模块化系统（modular system）及相应的连接解决方案

广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。