JEDEC 发布 LPDDR6 新标准，提升移动设备与人工智能内存性能

IT之家 7 月 10 日消息，JEDEC 固态技术协会 7 月 9 日发布 JESD209-6，即最新的低功耗双倍数据速率 6（LPDDR6）标准。JESD209-6 旨在显著提升多种应用场景（包括移动设备和人工智能）的内存速度与效率。JEDEC 称，新版 JESD209-6 LPDDR6 标准是内存技术的重大进步，在性能、能效和安全性方面均有提升。

高性能

为支持人工智能应用及其他高性能工作负载，LPDDR6 采用双子通道架构，在保持 32 字节小访问粒度的同时实现灵活操作。此外，LPDDR6 的主要特性还包括：

• 每颗芯片含 2 个子通道，每个子通道有 12 条数据信号线（DQs），以优化通道性能

• 每个子通道包含 4 条命令 / 地址（CA）信号，经优化减少焊球数量并提高数据访问速度

• 静态效率模式，旨在支持大容量内存配置并最大化存储体资源利用率

• 灵活的数据访问，支持实时突发长度控制，可实现 32B 和 64B 访问

• 动态写入 NT-ODT（非目标片上终端），使内存能根据工作负载需求调整 ODT，提升信号完整性

能效

为满足不断增长的能效需求，与 LPDDR5 相比，LPDDR6 采用更低电压和低功耗的 VDD2 供电，并强制要求 VDD2 采用双电源设计。其他节能特性包括：

• 采用交替时钟命令输入，提升性能与效率

• 低功耗动态电压频率调节（DVFSL），在低频运行时降低 VDD2 电压，减少功耗

• 动态效率模式，在低功耗、低带宽场景下采用单子通道接口

• 支持部分自刷新和主动刷新，降低刷新功耗

安全性与可靠性

相较于上一版本标准，安全性和可靠性方面的改进包括：

• 每行激活计数（PRAC），支持 DRAM 数据完整性

• 定义隔离元模式，通过为关键任务分配特定内存区域，提升整体系统可靠性

• 支持可编程链路保护方案和片上纠错码（ECC）

• 能够支持命令 / 地址（CA）奇偶校验、错误清理以及内存内置自测试（MBIST），增强错误检测能力和系统可靠性

广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。