IT之家 6 月 25 日消息，IBM 今天（25 日）推出全球首款亚 1 纳米芯片技术，其晶体管架构革命性地达到了0.7 纳米，即 7 埃节点。受此消息影响，IBM 盘前直线拉升，现涨近 7%。
这一成就标志着半导体行业的一个里程碑时刻。目前，半导体行业正面临传统芯片缩放的物理极限。半导体在从计算到家电、通信设备、交通系统和关键基础设施等所有领域都扮演着至关重要的角色。
IT之家从官方新闻稿获悉，亚 1 纳米芯片技术可以在指甲盖大小的芯片上集成近 1000 亿个晶体管，晶体管密度接近 2021 年发布的 IBM2 纳米芯片的两倍。
新技术采用 IBM 首创的 NanoStack 三维纳米堆栈架构，并结合多项结构和材料创新，证明芯片结构即使逐渐逼近原子尺度，性能和能效仍能继续提升。
IBM 公布的技术结果显示，与 2 纳米节点芯片相比，新型芯片预计可将性能提高最多 50%，或将能效提高 70%，为生成式 AI、云基础设施和下一代电子设备提供更强算力。
IBM 研究院院长兼 IBM 院士杰伊 · 甘贝塔表示：“IBM 最新取得的芯片突破是计算领域的重要里程碑，推动技术跨越纳米时代，进入原子尺度。NanoStack 不只是把晶体管做得更小，而是从根本上重新设计芯片结构，从而大幅提高算力和能效。这项行业首创延续了 IBM 引领下一代技术发展的传统，并为下一个计算时代奠定基础。”
研究人员为新型芯片开发了名为 NanoStack 的全新晶体管架构。NanoStack 是业界首个已知的三维纳米片晶体管设计，在 IBM 此前发明的纳米片架构基础上进一步推进芯片微缩。
传统芯片主要在平面上排列晶体管，NanoStack 则把晶体管纵向堆叠并错位排列，利用三维顺序集成技术在相同面积内容纳更多晶体管。每个堆叠层还可以采用不同材料，使各层晶体管的性能和能效得到独立优化。
IBM 已经通过多项实验验证 NanoStack，包括 CMOS 集成中的超薄介电层键合、双沟道工程，以及符合预期开关性能的 CMOS 反相器。实验结果表明，NanoStack 并非停留在理论层面，实际器件能够制造并完成计算任务。
IBM 研究人员还在 VLSI 2026 上公布，NanoStack 可以让 SRAM 缩小 40%。芯片设计人员既可以提高芯片效率，也能满足先进 AI 工作负载对高带宽数据传输的需求。
NanoStack 让逻辑芯片工艺首次有望进入 1 纳米以下节点，芯片微缩也由纳米级进一步迈向埃米级，内部结构尺寸逐渐接近单个原子。虽然当前的工艺节点更多代表技术世代，不再对应精确的物理尺寸，但 IBM 的 0.7 纳米工艺也称 7 埃工艺，仍显示出芯片继续微缩的可能性。IBM 预计，NanoStack 至少可以支撑未来十年的半导体工艺发展。
IBM 近期还宣布计划成立 Anderon。Anderon 将作为 IBM 旗下独立公司运营，也是全球首家专门从事量子晶圆制造的代工厂。Anderon 将结合 IBM 在量子计算和半导体领域的技术积累，帮助美国获得生产全球大部分量子晶圆的能力。
IBM 预计，NanoStack 最早将在亚 1 纳米工艺节点投入应用，并有望在未来 5 年内进入生产阶段。
广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。