日本富士通拟自行设计 2nm 芯片，委托台积电代工

IT之家 11 月 9 日消息，日本科技大厂富士通（Fujitsu）的高层表示，该公司计划自行设计 2 纳米制程的先进半导体，并打算委托台积电代工生产。

据《日本经济新闻》报道，富士通首席技术官 Vivek Mahajan 周二在一场记者会上表示，该公司计划自行设计 2 纳米制程的先进半导体，打算委托晶圆代工龙头台积电代为生产。

报道指出，富士通目标最快在 2026 年完成搭载该芯片的节能中央处理器 (CPU)。

IT之家了解到，台积电目前计划在 2025 年量产 2 纳米的芯片，该公司的先进制程技术蓝图目前只揭露到 2 纳米，而对手三星电子日前已宣布将于 2027 年量产 1.4 纳米芯片，另外英特尔也透露 Intel 18A (相当于 1.8 纳米) 测试芯片将于今年底前试产。

广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。