迈向 3D 内存：三星电子计划 2025 年完成 4F2 VCT DRAM 原型开发
IT之家 5 月 21 日消息，综合韩媒 ZDNet Korea 和 The Elec 报道，三星电子执行副总裁 Lee Siwoo 在本月举行的 IEEE IMW 2024 研讨会上表示该企业计划在明年推出 4F2 VCT DRAM 原型。
目前 3D DRAM 领域商业化研究集中在两种结构上：
一种是 4F2 VCT（IT之家注：Vertical Channel Transistor，垂直通道晶体管） DRAM；另一种是 VS-CAT（Vertical Stacked-Cell Array Transistor，垂直堆叠单元阵列晶体管） DRAM。
前者主要是在 DRAM 单元结构上向 z 方向发展，后者则是类似 3D NAND 一样堆叠多层 DRAM。
市面现有的 DRAM 内存采用 6F2 结构，换用 4F2 结构可缩减约 30% 面积，提高存储密度，不过也对 DRAM 材料提出了更高的要求。
除通过堆叠提升容量外，VS-CAT DRAM 还能降低电流干扰。三星电子预计其将采用存储单元和外围逻辑单元分离的双晶圆结构，因为延续传统的单晶圆设计会带来严重的面积开销。
在分别完成存储单元晶圆和逻辑单元晶圆的生产后，需要进行晶圆对晶圆（W2W）混合键合，才能得到 VS-CAT DRAM 成品，这一过程类似于长江存储在 3D 闪存中使用的 Xtacking 技术。
目前三星电子已在内部实现了 16 层堆叠的 VS-CAT DRAM，美光方面处于 8 层堆叠的水平。
三星电子还在会议上探讨了将 BSPDN 背面供电技术用于 3D DRAM 内存的可能性，Lee Siwoo 认为该技术有助于于未来对单个内存 bank 的精细供电调节。
广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。
