三星电子计划 2025~2026 年推出 LP Wide I/O 堆叠移动内存，位宽达 512bit

IT之家 7 月 17 日消息，据三星电子 2024 年异构集成路线图，该企业正积极研发一款名为 LP Wide I/O 的新型移动内存。

值得注意的是，三星电子以往曾提到过一种名称与其相近的 LLW (Low Latency Wide I/O) 内存，尚不能确认两者关系。

LP Wide I/O 内存将于 2025 年一季度实现技术就绪，2025 下半年至 2026 年中实现量产就绪。

路线图显示，LP Wide I/O 内存单封装位宽将达到现有 HBM 内存的一半 —— 即 512bit。

作为对比，目前的 LPDDR5 内存大多数是单封装四通道共 64bit，未来的 LPDDR6 内存也仅有 96bit。

更大的位宽意味着三星电子的 LP Wide I/O 内存可提供远胜于现有移动内存产品的内存带宽，满足设备端 AI 应用等场景的需求。

在相对较小的移动内存芯片上实现 512bit 位宽，势必需要堆叠 DRAM 芯片，但 HBM 采用的 TSV 硅通孔方式也不适合移动内存各层 DRAM 间的互联。

因此三星电子将在 LP Wide I/O 内存上采用一项名为 VCS (全称 Vertical Cu Post Stack) 的全新垂直互联技术。

同 SK 海力士的 VFO 技术类似，三星电子的 VCS 技术也是将扇出封装和垂直通道结合在一起。

三星电子表示，VCS 先进封装技术相较传统引线键合拥有 8 倍和 2.6 倍的 I/O 密度和带宽；

相较 VWB 垂直引线键合 (IT之家注：全称 Vertical Wire Bonding，疑似指代 SK 海力士的 VFO 技术) ，三星电子宣称其 VCS 技术的生产效率是前者 9 倍。

三星电子在图片中还提到，其 LPDDR6 内存也预计于 2025~2026 年量产就绪。

广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。