铠侠出样 BiCS9 512Gb TLC NAND：结合 BiCS5 120 层堆叠与 3.6Gbps 高速 I/O

IT之家 7 月 25 日消息，铠侠今日宣布出样基于第九代 BiCS FLASH 3D 闪存技术的 512Gb TLC 芯片，并计划于 2025 财年内（IT之家注：2026 年 4 月前）实现该型号的量产。

这款 BiCS9 TLC 是铠侠双轨 NAND 制程战略的关键一步：通过导入 CBA 技术铠侠解耦 NAND 存储单元阵列与外围 CMOS 电路的制造，在 BiCS8 后铠侠将通过 BiCS10 探索更高堆叠与更大容量、BiCS9 则基于现有阵列制程和更新的外围芯片实现出色性价比。

BiCS9 家族的阵列部分基于 112 层 BiCS5 或 218 层 BiCS8，不过铠侠此次出样的 TLC NAND 被称为 120 层 BiCS5，应属于一种变体。

相较于此前的 162 层 BiCS6 512Gb TLC，新品 BiCS9 512Gb TLC 实现了 12% 的读取性能提升、61% 的写入性能提升、27% 的读取能效提升、36% 的写入能效提升，通过平面缩放实现 8% 位密度提升，支持 3.6Gb/s 接口速率（演示中可达 4.8Gb/s）。

铠侠表示，其 BiCS9 512Gb TLC 旨在支持在中低存储容量中需要高性能和卓越能效的应用，将被用于铠侠的企业级固态硬盘中。

广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。