三星电子公布垂直堆叠 zHBM，宣称定制 cHBM 能效可达标准品 2.8 倍

IT之家 2 月 12 日消息，在昨日开幕的 SEMICON Korea 2026 半导体展会上，三星电子的代表介绍了 zHBM、cHBM、LPDDR6-PIM 等最新 AI 内存产品项目。

目前的 HBM 与 XPU 逻辑芯片的集成采用的是 2.xD 封装：两者在平面上间隔排布，从底部走线。而在 zHBM 中内存堆栈直接放置在 XPU 之上，可实现数以万计的 I/O 通道，大幅提升带宽；同时布局的改动也意味着延迟仅有原来的 1/4，功耗表现也更为出色。总而言之，zHBM 能更好适应推理工作负载的需求。

三星电子的 cHBM 是在 HBM 堆栈的 Logic Die 内部放置计算单元，这一设计可减少 HBM 与 XPU 间不必要的数据流动，最大化计算效率。根据三星的测算，cHBM 按 Token 吞吐量计算的能效是标准品的 2.8 倍。

而在 PIM 内存内处理方面，三星电子的代表表示，基于最新 LPDRAM 规范的 LPDDR6-PIM 目前正在 JEDEC 标准化的过程中，而 LPDDR5X-PIM 则预计在 2026H2 向主要客户出样。

广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。