台积电总裁魏哲家在法说会上透露，3 纳米制程进展符合预期，将于今年下半年量产。不过据 Digitimes 最新报道，半导体设备厂商透露，台积电 3 纳米良率拉升难度飙升，台积电因此多次修正 3 纳米蓝图。
据国外媒体报道，计划在今年下半年量产的台积电 3nm 制程工艺，在良品率方面遇到了难题，这可能影响到 AMD、英伟达等部分客户的产品路线图。
从外媒的报道来看，台积电 3nm 工艺遭遇的良品率难题，是在达到他们满意的良品率方面，目前仍很困难。为达到满意的良品率，台积电目前也在不断修正。
台积电 3nm 工艺的良品率如果不能达到他们的预期，在量产之前若仍未解决，就将影响到台积电这一制程工艺的产能，进而影响到相关客户的产能，导致部分客户的芯片路线图受到影响。
外媒在报道中也提到，台积电 3nm 工艺的良品率如果持续，就将导致大量的客户推迟采用 3nm 制程工艺，延长 5nm 工艺的采用时间。
在报道中，外媒还提到，由于台积电 3nm 制程工艺的问题，他们的部分客户，已在寻求调整计划，路线图可能会因此而改变。对于已经支付款项，预订了产能的客户，受到的影响，较未支付款项确保产能的客户，将会小得多。迫切需要产能，但又未支付款项确保产能的用户，受到的影响将会非常明显。
不过，对于在 3nm 工艺方面所遭遇的良品率问题，外媒也指出台积电方面目前尚未公布相关的消息，在连续几个季度的财报分析师电话会议上，他们都表示在按计划推进。
广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。