化圆为方：台积电整合推出最先进 CoPoS 半导体封装，面板尺寸最高 750x620mm

IT之家 8 月 16 日消息，消息源 Digitime 昨日（8 月 15 日）发布博文，报道称台积电持续推进先进封装技术，正式整合 CoWoS 与 FOPLP，推出新一代“CoPoS”工艺。

首条 CoPoS 实验线将于 2026 年设立，量产预计落地嘉义 AP7 厂与美国亚利桑那州厂，最快 2028 年底至 2029 年上半年量产。

消息称 CoPoS 本质上是 CoWoS 的面板化升级，将芯片排列在大型方形基板上，取代传统圆形硅中介层，不仅能有效提升产能，还能大幅优化面积利用率与成本。

CoPoS 技术针对 AI 大尺寸芯片的封装挑战，创新采用玻璃或蓝宝石方形载具作为中介层，并在其上镀制 RDL（再分布层），支持更大光罩和更高集成度，有效缓解芯片尺寸扩大带来的翘曲（warpage）问题。

面板尺寸可达 310x310mm、515x510mm 甚至 750x620mm，远超传统 300mm 圆形晶圆，为 AI 芯片扩产和降低单位成本提供了技术支撑。

据半导体供应链消息，台积电已规划于 2026 年在采钰（台积电子公司）设立首条 CoPoS 实验线，而嘉义 AP7 厂的 P4、P5 厂则将作为量产据点，最快 2028 年底至 2029 年上半年实现量产。此外，台积在美国亚利桑那州也同步规划两座先进封装厂，分别以 SoIC 与 CoPoS 为主。

随着相关设备规格与订单量确定，全球供应链企业纷纷加入竞标行列，首波供应链名单囊括 KLA、TEL、Screen、Applied Materials、Disco 等国际大厂，以及印能、辛耘、弘塑、均华、致茂、志圣等 13 家台厂。

IT之家简要介绍下不同封装工艺：

• CoWoS（Chip-on-Wafer-on-Substrate）是台积电主力封装技术，将芯片排列在圆形硅中介层，适用于高性能计算芯片

• FOPLP（Fan-Out Panel Level Packaging）是扇出型面板级封装技术，可在更大面板上进行芯片封装；

• CoPoS（Chip-on-Panel-on-Substrate）是台积电新一代先进封装技术，将芯片排列于方形面板基板，提升产能、降低成本，并解决大尺寸芯片封装难题。

• WMCM（Wafer-level Multi-Chip Module）：台积电升级版 InFO-PoP 封装技术，专为苹果等高端客户开发。

• SoIC（System on Integrated Chips）：台积电 3D 堆叠型封装技术，实现高密度集成与互联。

广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。